| 摘要 |
Circuito para detección y restablecimiento de actividad de bus para circuitos inter-integrados que comprende: - medios ajustados manualmente (C2, B1, B2, Bn) para establecer una constante de tiempo que selecciona unvalor constante de tiempo de entre una pluralidad de diferentes valores de constante de tiempo dados (B1, B2,Bn); - medios de detección (Q1, Q2, Q3, Q4) para detectar un estado de actividad o de inactividad en dicho bus,comprendiendo un circuito de entrada (Q1, Q2 y Q3) que determina un valor medio de corriente continua de unaseñal de datos en dicho bus de conexión de circuitos inter-integrados y un circuito de detección de actividad (Q4)que genera una salida de reposición cuando dicho valor medio de corriente continua, indica inactividad en dichobus para un tiempo definido por dicha constante de tiempo establecida, donde dicho circuito de entradacomprende: - un circuito seguidor de emisor (Q1) que es utilizado como memoria intermedia de entrada; - un bloque de medición de media que toma la media de corriente continua de la señal de datos; - una memoria intermedia de salida (Q3) que pone en memoria intermedia e invierte la señal cuya media decorriente continua ha sido tomada, donde valores altos en un colector de transistor de dicha memoria intermediade salida (Q3) activan un diodo (D1) y cargan un condensador (C2); donde la carga y descarga de dichocondensador (C2) son dos funciones temporales con dicha constante de tiempo ajustada como parámetro; - y donde dicho circuito de detección de actividad comprende un cuarto bloque que genera dicha salida dereposición como señal alta o baja de acuerdo con una tensión de dicho condensador (C2); y - un puerto de salida de reposición para entregar como salida dicha señal de salida de reposición.
|
