一种具有ECL鉴相器的锁相环信号源及其生成方法

摘要

本发明涉及测试领域，尤其是一种具有ECL鉴相器的锁相环信号源及其生成方法，其中信号源包括参考时钟单元用于提供参考时钟信号；ECL鉴相器，接收第一电平转换单元传送来的PECL电平的参考时钟信号，和第二电平转换单元传送来的经过分频处理的变化的输出信号，将两路信号的包含相位差信息的PECL电平信号传送给第三电平转换单元；第三电平转换单元将包含相位差信息的PECL电平转换为符合输出单元所使用的电平信号；输出单元根据相位差信息输出变化的频率信号。通过本发明实施例，通过ECL鉴相器和与其协调工作的电平转换器可以提高信号源的鉴相频率，从而可以进一步降低信号源的相位噪声。

主权项

一种具有射极耦合逻辑集成电路ECL鉴相器的锁相环信号源，其特征在于，包括参考时钟单元，第一电平转换单元，第二电平转换单元，ECL鉴相器，第三电平转换单元，输出单元；所述参考时钟单元，用于提供参考时钟信号；所述第一电平转换单元，将所述参考时钟信号的电平转换为正射极耦合逻辑电平PECL；所述第二电平转换单元，将经过分频的所述信号源输出的变化的频率信号的电平转换为PECL电平；所述ECL鉴相器，接收所述第一电平转换单元传送来的PECL电平的参考时钟信号，和所述第二电平转换单元传送来的信号，得到两路信号的相位差，将包含相位差信息的PECL电平信号传送给所述第三电平转换单元；所述第三电平转换单元，将所述包含相位差信息的PECL电平信号转换为符合所述输出单元使用的包含相位差信息的电平信号；所述输出单元，根据所述包含相位差信息的电平信号输出变化的频率信号。