发明名称 |
半导体集成电路器件 |
摘要 |
本发明提供一种不伴随OPC修正的数据量和处理时间增大而可防止靠近单元边界线的金属布线的变细和断线的半导体集成电路的布图结构。单元A和单元B在单元边界线(F1)处相邻。按照以单元边界线(F1)为对称轴实质上成为轴对称的方式,配置在直至单元边界线(F1)之间都不存在其它布线区的金属布线(m4、m6、m7、m9)的布线区。另一方面,扩散区的单元边界线(F1)侧的边(g1、g2、g3、g4)相对于单元边界线(F1)是非对称的。 |
申请公布号 |
CN101785096B |
申请公布日期 |
2013.06.26 |
申请号 |
CN200980100120.6 |
申请日期 |
2009.02.24 |
申请人 |
松下电器产业株式会社 |
发明人 |
池上智朗;西村英敏;中西和幸 |
分类号 |
H01L27/02(2006.01)I;H01L27/118(2006.01)I |
主分类号 |
H01L27/02(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
汪惠民 |
主权项 |
一种半导体集成电路器件,包括单元结构互不相同、且在沿着第一方向延伸的单元边界线处相邻的第一及第二标准单元,在上述第一及第二标准单元中,按照以上述单元边界线为对称轴成为非对称的方式,配置沿着上述第一方向延伸、且在直至上述单元边界线之间都不存在其它布线区的矩形的布线区;在将规定长以下的间隔看作相接连的状态时,上述布线区以上述单元边界线为对称轴实质上成为轴对称;上述规定长是在光邻近效应的观点中能实质上看作相接连的状态的间隔的长度。 |
地址 |
日本大阪府 |