发明名称 | 适用于微处理器的装置及方法 | ||
摘要 | 一种适用于微处理器的装置和方法,其中该装置用以自微处理器的一指令字节串流中提取指令,该微处理器的指令集架构具可变长度指令,该装置包含:一第一队列,其具有多个项目,每一该项目用以储存接收自一指令高速缓存的一指令字节列;多个解码器,对于该第一队列的该指令字节列的每一指令字节,分别产生相应的一开始/结束标示;一第二队列,其具有多个项目,每一该项目用以储存接收自该第一队列的该指令字节列及接收自该解码器的相应的该开始/结束标示;及一控制逻辑单元,用以检测一情形;加载该第一列及相应的该开始/结束标示至该第二队列,且不移出该第一队列的该第一列;及自该第二队列中的该第一列提取多个指令以供该微处理器作后续处理。 | ||
申请公布号 | CN101833437B | 申请公布日期 | 2013.06.26 |
申请号 | CN201010185635.5 | 申请日期 | 2010.05.19 |
申请人 | 威盛电子股份有限公司 | 发明人 | 汤玛斯·C·麦当劳 |
分类号 | G06F9/355(2006.01)I | 主分类号 | G06F9/355(2006.01)I |
代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 钱大勇 |
主权项 | 一种微处理器中的装置,用以自微处理器的一指令字节串流中提取指令,该微处理器的指令集架构具可变长度指令,该装置包含:一第一队列,其具有多个项目,每一该项目用以储存接收自一指令高速缓存的一指令字节列;多个解码器,对于该第一队列的该指令字节列的每一指令字节,分别产生相应的一开始/结束标示;一第二队列,其具有多个项目,每一该项目用以储存接收自该第一队列的该指令字节列及接收自该解码器的相应的该开始/结束标示;及一控制逻辑单元,用以:检测一情形,该情形包含一指令的指令长度尚未确定,因为该指令的开始部分是位于该第一队列的该指令字节列的第一列,而该指令的剩余部分位于该第一队列的该指令字节列的第二列且尚未自该指令高速缓存加载该第一队列;根据检测的该情形,加载该第一列及相应的该开始/结束标示至该第二队列,且不移出该第一队列的该第一列;及根据相应的该开始/结束标示,自该第二队列中的该第一列提取多个指令以供该微处理器作后续处理,其中该多个提取的指令不含长度未定的指令。 | ||
地址 | 中国台湾台北县 |