发明名称 |
一种避免并联LDO同时启动的电路 |
摘要 |
一种避免并联LDO同时启动的电路,分为前级电源和后级电源,后级电源为多路LDO芯片,每路LDO芯片的输入端接至前级电源的输出端,每路LDO芯片的输入端与使能端之间接有电阻,使能端通过电容接地,该电阻电容构成RC迟滞回路,每路LDO芯片的RC回路配置不同的参数,实现延迟启动,本实用新型通过RC迟滞回路来延迟使能LDO电路的EN管脚,RC回路配置不同的参数,从而避免了LDO同时启动。 |
申请公布号 |
CN203027231U |
申请公布日期 |
2013.06.26 |
申请号 |
CN201220634050.1 |
申请日期 |
2012.11.26 |
申请人 |
西安威正电子科技有限公司 |
发明人 |
杨立斌 |
分类号 |
H03K17/28(2006.01)I;G05F1/56(2006.01)I |
主分类号 |
H03K17/28(2006.01)I |
代理机构 |
西安智大知识产权代理事务所 61215 |
代理人 |
刘国智 |
主权项 |
一种避免并联LDO同时启动的电路,分为前级电源和后级电源,其特征在于,后级电源为多路LDO芯片,每路LDO芯片的输入端接至前级电源的输出端,每路LDO芯片的输入端与使能端之间接有电阻,使能端通过电容接地,该电阻电容构成RC迟滞回路,每路LDO芯片的RC回路配置不同的参数,实现延迟启动。 |
地址 |
710077 陕西省西安市高新区锦业路69号C区1号瞪羚谷B栋6层 |