| 主权项 |
一种采用电流相减技术的带隙基准电路，包括两个负温度系数电流产生电路和电流相减电路；其特征在于，两个负温度系数电流产生电路，位于带隙基准电路的左、右边，中间为电流相减电路；其中：两个负温度系数电流产生电路均包括两个PMOS管、一个运算放大器(OPA)、一个电阻和一个三极管；该带隙基准电路利用同样结构的负温度系数电流产生电路，通过设置三极管发射极面积以及电阻阻值获取两个一阶温度系数相同而电流幅度不同的电流；第一负温度系数电流产生电路包括：第一PMOS管(PM1a)和第二PMOS管(PM1b)的源极分别接电源(VDD)，第一PMOS管(PM1a)的栅极分别接第二PMOS管(PM1b)的栅极和第一运算放大器(OPA1)的输出极；第一PMOS管(PM1a)的漏极分别接第一PNP三极管(Q1)的发射极和第一运算放大器(OPA1)的正输入端；第二PMOS管(PM1b)的漏极接第一电阻(R1)的一端和第一运算放大器(OPA1)的负输入端；第一电阻(R1)的另一端，第一PNP三极管(Q1)的集电极和基极接地；第二负温度系数电流产生电路包括：第三PMOS管(PM2a)和第四PMOS管(PM2b)的源极分别接电源(VDD)，第三PMOS管(PM2a)的栅极分别接第四PMOS管(PM2b)的栅极和第二运算放大器(OPA2)的输出极；第三PMOS管(PM2a)的漏极分别接第二PNP三极管(Q2)的发射极和第二运算放大器(OPA2)的正输入端；第四PMOS管(PM2b)的漏极接第二电阻(R2)的一端和第二运算放大器(OPA2)的负输入端；第二电阻(R2)的另一端，第二PNP三极管(Q2)的集电极和基极接地；电流相减电路包括两个PMOS管、两个NMOS管和一个电阻；第五PMOS管(PM1c)和第六PMOS管(PM2c)的源极接电源(VDD)，第五PMOS管(PM1c)的栅极接第一PMOS管(PM1a)的栅极，第六PMOS管(PM2c)的栅极接第三PMOS管(PM2a)的栅极；第五PMOS管(PM1c)的漏极接第三电阻(Rref)的一端和第一NMOS管(NMa)的漏极，第六PMOS管(PM2c)的漏极接第二NMOS管(NMb)的漏极、第二NMOS (NMb)的栅极和第一NMOS管(NMa)的栅极；第三电阻(Rref)的另一端分别与第一NMOS管(NMa)的源极，第二NMOS管(NMb)的源极连接，并接地。 |
