| 发明名称 | 半导体装置、其制造方法以及显示装置 | ||
| 摘要 | 本发明提供一种半导体装置、其制造方法以及显示装置，所述半导体装置可以抑制导通电流降低所造成的Ion不良。本发明是一种半导体装置，其在基板上具备薄膜晶体管和配线，所述薄膜晶体管具有包含沟道区域和源极/漏极区域的结晶性半导体层，所述配线被连接到上述源极/漏极区域，上述结晶性半导体层具有与上述源极/漏极区域相比杂质浓度低的低浓度杂质区域和接触上述配线的接触部，与除了上述沟道区域侧以外的区域的上述源极/漏极区域相邻而配置上述低浓度杂质区域。 | ||
| 申请公布号 | CN101960607B | 申请公布日期 | 2013.06.26 |
| 申请号 | CN200880127891.X | 申请日期 | 2008.10.31 |
| 申请人 | 夏普株式会社 | 发明人 | 木村知洋 |
| 分类号 | H01L29/786(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L29/786(2006.01)I |
| 代理机构 | 北京市隆安律师事务所 11323 | 代理人 | 权鲜枝 |
| 主权项 | 一种半导体装置，其在基板上具备薄膜晶体管和配线，所述薄膜晶体管具有包含沟道区域和源极/漏极区域的结晶性半导体层，所述配线被连接到该源极/漏极区域，上述半导体装置的特征在于： 该结晶性半导体层具有与该源极/漏极区域相比杂质浓度低的低浓度杂质区域和接触该配线的接触部， 该低浓度杂质区域与除了该沟道区域侧以外的区域的该源极/漏极区域相邻配置， 上述低浓度杂质区域配置在与上述源极/漏极区域同一面， 上述接触部的一部分与上述低浓度杂质区域重叠， 上述薄膜晶体管包含栅极绝缘膜， 在该栅极绝缘膜中，与上述低浓度杂质区域重叠的区域和与上述源极/漏极区域重叠的区域连在一起，并且与上述低浓度杂质区域重叠的区域和与源极/漏极区域重叠的区域的膜厚和膜质中的至少一方不同。 | ||
| 地址 | 日本大阪府 | ||