发明名称 | 数据处理器 | ||
摘要 | 本发明提供一种数据处理器。在标志生成指令数量较多的情况下,通过增加1条指令生成的标志数量,而使标志生成指令数量的减少超过标志使用指令数量的增加,由此实现指令数量的削减,根据以上观点,定义生成与操作数的数据尺寸对应的多个标志的指令。例如,在缩小指令集计算机型的数据处理器中,在指令集中添加可对多个数据尺寸的操作数进行运算处理的、不拘泥于如下操作数的数据尺寸而生成与各个数据尺寸对应的标志(newU、newT)的指令,其中,该如下操作数为对较大数据尺寸的操作数的低位一侧进行与对较小数据尺寸的操作数的运算处理相等的处理而被进行运算处理的操作数。 | ||
申请公布号 | CN101515229B | 申请公布日期 | 2013.06.19 |
申请号 | CN200910005794.X | 申请日期 | 2009.02.12 |
申请人 | 瑞萨电子株式会社 | 发明人 | 荒川文男 |
分类号 | G06F9/30(2006.01)I | 主分类号 | G06F9/30(2006.01)I |
代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 王茂华 |
主权项 | 一种数据处理器,其为具有指令执行部的缩小指令集计算机型的数据处理器,其特征在于:上述数据处理器在指令集中具有第一指令,上述指令执行部按照该第一指令,能对多个数据尺寸的操作数进行运算处理,对较大数据尺寸的操作数的低位一侧进行与对较小数据尺寸的操作数的运算处理相等的处理,且无论被进行运算处理的操作数的数据尺寸大小,都生成与各个数据尺寸对应的标志。 | ||
地址 | 日本神奈川县 |