发明名称 |
形成掩埋位线的方法、具有掩埋位线的半导体器件及其制造方法 |
摘要 |
本发明公开了一种制造半导体器件的方法,所述方法包括以下步骤:刻蚀半导体衬底并且形成被多个沟槽彼此分开的多个本体;形成具有开口部的保护层以使本体中的每个的两个侧壁暴露出来;通过使本体经由开口部所暴露出的部分硅化来形成掩埋位线;以及形成电介质层以间隙填充沟槽并且限定相邻的掩埋位线之间的空气间隙。 |
申请公布号 |
CN103165539A |
申请公布日期 |
2013.06.19 |
申请号 |
CN201210223828.4 |
申请日期 |
2012.07.02 |
申请人 |
爱思开海力士有限公司 |
发明人 |
金裕松;郑镇基 |
分类号 |
H01L21/8242(2006.01)I;H01L27/108(2006.01)I |
主分类号 |
H01L21/8242(2006.01)I |
代理机构 |
北京弘权知识产权代理事务所(普通合伙) 11363 |
代理人 |
俞波;郭放 |
主权项 |
一种制造半导体器件的方法,包括以下步骤:刻蚀半导体衬底并且形成被多个沟槽彼此分开的多个本体;形成具有开口部的保护层,以使所述本体中的每个的两个侧壁暴露出来;通过将所述本体经由所述开口部所暴露出的部分硅化,来在所述本体中形成掩埋位线;以及形成电介质层以间隙填充所述沟槽并且限定相邻的掩埋位线之间的空气间隙。 |
地址 |
韩国京畿道 |