发明名称 半导体器件
摘要 本发明提供一种半导体器件,包含:柱状构造体,配置于衬底上,由p型硅(102)、n型硅(104)、及配置于p型硅与n型硅之间且相对于衬底朝垂直方向延伸的氧化物(116)所构成;配置于p型硅的上下的高浓度n型硅层(134、122);配置于n型硅的上下的高浓度p型硅层(136、124);绝缘物(127),包围p型硅(102)、n型硅(104)及氧化物(116),且发挥作为栅极绝缘体功能;及导电体(128),包围绝缘物(127),且发挥作为栅极电极功能。
申请公布号 CN102034872B 申请公布日期 2013.06.19
申请号 CN201010502675.8 申请日期 2010.09.30
申请人 新加坡优尼山帝斯电子私人有限公司 发明人 舛冈富士雄;中村广记
分类号 H01L29/78(2006.01)I;H01L29/36(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 郑小军;冯志云
主权项 一种半导体器件,其特征在于,包含:柱状构造体,配置于衬底上,且具有第1硅、第2硅及第1绝缘物;其中该第2硅的导电型与所述第1硅不同;该第1绝缘物由所述第1硅及所述第2硅所包夹,且相对于所述衬底朝垂直方向延伸;第1上下一对硅层,以包夹所述第1硅的方式配置在所述第1硅上下,且包含导电型与所述第1硅不同的第1高浓度杂质;第2上下一对硅层,以包夹所述第2硅的方式配置在所述第2硅上下,且包含导电型与所述第2硅不同的第2高浓度杂质;第2绝缘物,用以包围所述第1硅、所述第2硅、所述第1上下一对硅层、及所述第2上下一对硅层周围、与所述第1绝缘物;导电体,包围所述第2绝缘物周围;及第3绝缘物,配置在所述第1上下一对硅层内的配置在所述第1硅下的硅层与所述第2上下一对硅层内的配置在所述第2硅下的硅层的延伸至所述柱状构造体外的部分、与所述第2绝缘物间;所述导电体的上端较所述第1上下一对硅层内的上方的硅层与所述第2上下一对硅层内的上方的硅层的上端为低;所述第1上下一对硅层内的上方的硅层、与所述第2上下一对硅层内的上方的硅层电性连接;通过将第1电源供给至所述第1上下一对硅层内的下方的硅层,并且将第2电源供给至所述第2上下一对硅层内的下方的硅层来操作。
地址 新加坡柏龄大厦