发明名称 |
MOS器件及其形成方法 |
摘要 |
本发明提供一种MOS器件的形成方法,包括:首先,提供半导体衬底;该半导体衬底至少包括三个区域,其中,第一区域用于形成栅极区,与第一区域相邻的第二、三区域分别用于形成源区与漏区;接着,刻蚀所述第一区域的半导体衬底形成开口,在所述开口内形成栅极绝缘层,之后形成部分位于所述开口内的栅极层;然后在所述第二区域、第三区域分别进行不同深度掺杂,形成均具有深结与浅结的源区与漏区;之后在所述栅极层形成金属硅化物栅,源区与漏区形成金属硅化物接触。本发明还提供了利用上述方法形成的MOS器件。采用本发明的技术方案,既可以减小接触电阻,又不会造成源区与漏区漏电现象。 |
申请公布号 |
CN103165427A |
申请公布日期 |
2013.06.19 |
申请号 |
CN201110415261.6 |
申请日期 |
2011.12.13 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
刘金华 |
分类号 |
H01L21/28(2006.01)I;H01L21/336(2006.01)I;H01L29/423(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/28(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种MOS器件的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底至少包括三个区域,其中,第一区域用于形成栅极区,与第一区域相邻的第二区域、第三区域分别用于形成源区与漏区;刻蚀所述第一区域的半导体衬底形成开口,在所述开口内形成栅极绝缘层,之后形成部分位于所述开口内的栅极层;在所述第二区域、第三区域分别进行不同深度的掺杂,形成均具有深结与浅结的源区与漏区;在所述栅极层形成金属硅化物栅,源区与漏区形成金属硅化物接触。 |
地址 |
201203 上海市浦东新区张江路18号 |