| 摘要 |
<p>복수의 판독 채널들의 샘플 타이밍을 위한 공통 샘플 타이밍 제어 회로, 여기서 복수의 판독 채널들에 수신된 신호들에 대한 신호 클럭킹(signal clocking)이 예를 들어, 동시에 기록된 자기 테이프의 평행 트랙들로부터, 코릴레이트된다(correlated). 공통 샘플 타이밍 제어 회로는 복수의 위상 에러 입력들(91)(92)을 포함하는데, 이들 각각은 판독 채널들 중 하나의 위상 에러를 표시한다. 복수의 위상 에러 입력들에 응답하는 로직(logic)은 위상 에러 입력 각각의 위상 에러 표시를 다른 위상 에러 입력 각각의 위상 에러 표시로 웨이트(weight)하고 크로스커플(crosscouple)하여, 그리고 위상 에러 표시들에 대한 잡음(noise) 편차에 관한 게인(gain)을 적용하도록 구성된다. 피드백 로직(141)(142)은 크로스커플링에 응답하며 각각의 판독 채널에 대한 샘플 타이밍 위상 예측치(111)(112)를 제공하도록 구성된다.</p> |
