| 摘要 |
<p>이러한 효과를 얻기 위하여, 논리 CMOS의 nFET과 SRAM의 풀 다운 트랜지스터에서, 선택적인 스트레스 기억 기법(Stress Memorization Technique: SMT)을 수행하여서, 상기 트랜지스터들의 성능을 강화한다. 그리고, 논리 CMOS 의 pFET과 SRAM의 패스-게이트 트랜지스터에서는 선택적인 스트레스 기억 기법을 수행하지 않아서, pFET의 성능은 약화시키고, 패스-게이트 트랜지스터의 성능 강화를 피한다. 이렇게 패스-게이트 트랜지스터의 성능은 향상시키지 않고 풀 다운 트랜지스터의 성능만 향상시켜서, SRAM 트랜지스터들의 베타 비를 향상시킨다.</p> |
