| 发明名称 | 具有有利于不同导电率类型区域的栅的浮体存储单元 | ||
| 摘要 | 本发明描述了一种用于制作浮体存储单元(FBC)的方法以及其中采用有利于不同导电率类型区域的栅的所得FBC。在一个实施例中，具有较厚绝缘的p型背栅与较薄绝缘的n型前栅配合使用。描述了对于未对齐进行补偿的处理，这允许制作不同氧化物和栅材料。 | ||
| 申请公布号 | CN101207155B | 申请公布日期 | 2013.06.12 |
| 申请号 | CN200710305369.3 | 申请日期 | 2007.12.21 |
| 申请人 | 英特尔公司 | 发明人 | U·E·阿夫奇;P·L·常;D·L·肯克;I·班 |
| 分类号 | H01L29/78(2006.01)I;H01L29/40(2006.01)I;H01L29/49(2006.01)I;H01L29/423(2006.01)I;H01L27/12(2006.01)I;H01L21/84(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中国专利代理(香港)有限公司 72001 | 代理人 | 曾祥夌;刘春元 |
| 主权项 | 一种存储器件，包括：半导体翼片；在所述翼片的一侧设置的第一栅结构；在所述翼片的对侧设置的第二栅结构；第一或第二栅结构其中之一比所述栅结构中的另一个栅结构具有用于使电荷保持在所述翼片中的更有利特性，并且所述第一栅结构具有一层栅介质，而所述第二栅结构具有两层栅介质；其中所述第二栅结构的栅介质厚度大于所述第一栅结构的栅介质厚度；其中所述第二栅结构的栅材料由具有范围为4.6至5.2eV的功函数的金属来形成。 | ||
| 地址 | 美国加利福尼亚州 | ||