发明名称 低功耗全差分双模前置分频器
摘要 本发明公开了一种低功耗全差分双模前置分频器,由一个全差分2/3分频器、N-1级串联的全差分2分频器列和N-1级串联的全差分与非门列构成,全差分2/3分频器的输出与N-1级全差分2分频器串接,全差分2/3分频器的输入与N-1级全差分与非门串接。2/3分频器由两个具有或非功能的全差分D触发器组成。2分频器列和与非门列,根据工作频率不同各采用了两种功能相同结构不同的电路。由于电路内部的信号传输都为全差分信号,使其在较低的电源电压下仍然能够工作在很高的工作频率,从而有效的降低了电路的动态功耗。由于采用了两种功能相同结构不同2分频器和与非门,使得整体电路既能够工作在很高的工作频率,又具有较小的静态电流。
申请公布号 CN101789786B 申请公布日期 2013.06.12
申请号 CN200910076852.8 申请日期 2009.01.22
申请人 中国科学院半导体研究所 发明人 颜小舟;邝小飞;吴南健
分类号 H03L7/193(2006.01)I;H03K21/02(2006.01)I;H03K21/10(2006.01)I 主分类号 H03L7/193(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 周国城
主权项 一种全差分双模前置分频器,其特征在于,该全差分双模前置分频器由一个全差分2/3分频器、N‑1级串联的全差分2分频器列和N‑1级串联的全差分与非门列构成,全差分2/3分频器的输出与N‑1级全差分2分频器串接,全差分2/3分频器的输入与N‑1级全差分与非门串接,实现2N或2N+1的双模分频,N为自然数;其中,所述全差分2/3分频器由两个具有或非逻辑功能的高速全差分D触发器构成,该D触发器具有两个差分数据输入端A和B以及一个差分时钟输入CLK,其中差分时钟输入CLK为时钟CLKP和时钟CLKN,当时钟CLKP下降沿到来时,D触发器将输出A和B的或非逻辑;在最后一级2分频器的差分输出连接一个缓冲器,用于将差分信号转换为单端信号,该缓冲器的电源电压为标准数字电路的电源电压,能够实现与标准电压单端输入的数字电路模块的接口;所述全差分2/3分频器首先利用两个具有或非逻辑功能的高速全差分D触发器实现一个2/3分频的模块,其次全差分2/3分频器的输出与N‑1级全差分2分频器串接,全差分2/3分频器的输入与N‑1级全差分与非门串接,以实现2N或2N+1的双模分频;全差分双模前置分频器利用串接的级数的不同,能够实现不同N值的双模分频,通过采用一个差分输入单端输出的缓冲器,实现该前置分频器与标准电压单端输入的数字模块的接口。
地址 100083 北京市海淀区清华东路甲35号