发明名称 |
一种半导体器件的制造方法 |
摘要 |
本发明提供一种半导体器件的制造方法,包括:提供具有NMOS区、PMOS区和虚拟栅极结构的半导体衬底;沉积并研磨一层间介电层;在所述虚拟栅极结构上形成一多晶硅层;在所述层间介电层上形成一牺牲层,蚀刻所述牺牲层以露出所述多晶硅层的顶部;蚀刻所述PMOS区上的所述多晶硅层和虚拟栅极结构;依次沉积第一功函数金属层和金属层;研磨所述金属层和第一功函数金属层;蚀刻所述NMOS区上的所述多晶硅层和虚拟栅极结构;依次沉积第二功函数金属层和金属层;研磨所述金属层以及第二和第一功函数金属层。根据本发明,在形成高k-金属栅的工艺过程中,蚀刻去除所述虚拟栅极结构以及研磨沉积形成的所述功函数金属层和金属层时,不会造成所述层间介电层的损失。 |
申请公布号 |
CN103151249A |
申请公布日期 |
2013.06.12 |
申请号 |
CN201110400079.3 |
申请日期 |
2011.12.06 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
韩秋华;李凤莲 |
分类号 |
H01L21/28(2006.01)I;H01L21/8238(2006.01)I |
主分类号 |
H01L21/28(2006.01)I |
代理机构 |
北京市磐华律师事务所 11336 |
代理人 |
董巍;顾珊 |
主权项 |
一种半导体器件的制造方法,包括:提供半导体衬底,所述半导体衬底包括NMOS区和PMOS区,且在所述半导体衬底上形成有虚拟栅极结构;在所述半导体衬底上沉积一层间介电层,研磨所述层间介电层以露出所述虚拟栅极结构的顶部;在所述虚拟栅极结构上形成一多晶硅层;在所述层间介电层上形成一牺牲层,以覆盖所述多晶硅层,蚀刻所述牺牲层以露出所述多晶硅层的顶部;蚀刻所述PMOS区上的所述多晶硅层和所述虚拟栅极结构;在所述半导体衬底上依次形成第一功函数金属层和金属层,并覆盖所述NMOS区上的所述多晶硅层;研磨所述金属层和所述第一功函数金属层,以露出所述NMOS区上的所述多晶硅层的顶部;蚀刻所述NMOS区上的所述多晶硅层和所述虚拟栅极结构;在所述半导体衬底上依次形成第二功函数金属层和金属层;研磨所述金属层以及所述第二功函数金属层和所述第一功函数金属层,以露出所述层间介电层。 |
地址 |
201203 上海市浦东新区张江路18号 |