Es wird ein FinFET mit verbesserter Gate-Planarität und ein Herstellungsverfahren offenbart. Die Gate-Zone ist vor dem Entfernen jeglicher unerwünschter Finnen auf einer Struktur von Finnen angeordnet. Es können lithographische Techniken oder Ätztechniken oder eine Kombination von beiden angewendet werden, um die unerwünschten Finnen zu entfernen. Alle oder einige der verbleibenden Finnen können vereinigt werden.
申请公布号
DE102012220822(A1)
申请公布日期
2013.06.06
申请号
DE201210220822
申请日期
2012.11.15
申请人
INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人
STANDAERT, THEODORUS EDUARDUS;CHENG, KANGGUO;HARAN, BALASUBRAMANIAN S.;PONOTH, SHOM;SEO, SOON-CHEON;YAMASHITA, TENKO