发明名称 |
多处理器系统以及多处理器系统的同步方法 |
摘要 |
在各处理器CPU#0~#7内,设置有障栅写寄存器BARW与障栅读寄存器BARR,使用专用的布线块WBLK3使各BARW布线到各BARR。例如,CPU#0的1比特的BARW经由WBLK3而与包含在CPU#0~#7中的8比特的各BARR的第1比特连接,CPU#1的1比特的BARW经由WBLK3而与包含在CPU#0~#7中的8比特的各BARR的第2比特连接。例如,CPU#0通过对自身的BARW写入信息而向CPU#1~#7通知同步等待,通过读取自身的BARR而识别CPU#1~#7是否为同步等待。因此,伴随障栅同步处理,无需特殊的专用命令,并且能够高速地进行处理。 |
申请公布号 |
CN101925881B |
申请公布日期 |
2013.06.05 |
申请号 |
CN200980103004.X |
申请日期 |
2009.01.23 |
申请人 |
学校法人早稻田大学 |
发明人 |
笠原博德;木村启二;伊藤雅之;龟井达也;服部俊洋 |
分类号 |
G06F9/52(2006.01)I;G06F15/173(2006.01)I |
主分类号 |
G06F9/52(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
吕林红 |
主权项 |
一种多处理器系统,其特征在于,具有:N个处理器,其中,N≥2;N个障栅写寄存器,分别设置在上述N个处理器内;N个障栅读寄存器,分别设置在上述N个处理器内;以及布线块,使上述N个障栅写寄存器布线到上述N个障栅读寄存器,上述N个处理器中的某一个处理器,在进行障栅同步时,使用寄存器访问命令或者存储器访问命令对设置于自身中的障栅写寄存器写入第1信息,上述布线块将由上述N个处理器中的某一个处理器写入到上述障栅写寄存器中的上述第1信息向设置在其他处理器中的障栅读寄存器,使用直接性的布线传送,上述其他处理器通过使用寄存器访问命令或者存储器访问命令读取设置在自身中的障栅读寄存器来检测上述第1信息。 |
地址 |
日本东京 |