发明名称 |
适用于高压继保装置的高速串行数据总线 |
摘要 |
本发明涉及电力系统自动化技术,尤其涉及高压继电保护装置,以及数字化变电站二次设备。为了解决传统高压数字继电保护装置中,高速多通道电压电流采样值在多处理器间难于实时共享的问题,本发明提出的HSSDB高速串行数据总线:采用数据(DATA),时钟(CLK)和帧同步(FS)三条串行信号线,拓扑结构上采用单工广播形式。物理层采用M-LVDS低摆幅差分电平,每帧数据拥有32个数据槽位可以灵活传输电压电流采样值。同时具备CRC校验信息,提高系统容错检错能力。HSSDB总线数据传输数据率为5.12Mbit/秒,满足高压继保装置在50Hz工频环境下每周波200点采样数据多个通道传输的要求。本发明解决了高压电力继保装置中,多处理器系统大数据量采样数据共享以及传输的问题,提高了系统的灵活性和可靠性,同时降低了系统总体成本。 |
申请公布号 |
CN102063397B |
申请公布日期 |
2013.06.05 |
申请号 |
CN201010568236.7 |
申请日期 |
2010.12.01 |
申请人 |
南京因泰莱电器股份有限公司 |
发明人 |
张杭;张伟 |
分类号 |
G06F13/38(2006.01)I;G06F13/40(2006.01)I;H02J13/00(2006.01)I |
主分类号 |
G06F13/38(2006.01)I |
代理机构 |
南京知识律师事务所 32207 |
代理人 |
张苏沛 |
主权项 |
一种适用于高压继保装置的高速串行数据总线,它分为物理层,数据链路层和应用层三层结构,它采用单工广播方式发送数据,并且遵循时分复用的原则,其特征在于:所述物理层,共拥有三条传输信号线,分别是数据DATA、随路时钟CLK和帧同步FS,在物理层电气特性上,采用了高速低摆幅M‑LVDS电平方式;所述三条传输信号线中,帧同步FS信号线表示每帧的开始,低电平有效,宽度为一个随路时钟CLK时钟周期宽度,每两个帧同步FS信号之间的间隔表明了数据帧的间隔,随路时钟CLK信号是总线时钟信号,随帧同步FS和数据DATA信号线一起传输;所述数据链路层,在串行数据线上,区分每帧的数据结构,并对数据进行解串行操作并放入缓冲区中供处理器使用,传输过程中,无需处理器参与; 所述应用层,总线的31个数据槽位根据应用的不同,存放不同的数据信息;每个数据帧可传输32个16bit宽度数据,即每帧共512bit数据量,其中前30个数据槽位留给应用层传输数据使用,第31个数据槽位用来存放前30个数据槽位的CRC校验信息,第32个槽位空出,作为两个数据帧之间的等待间隔;同时,总线数据传输数据率为5.12Mbit/秒,满足高压继保装置在50Hz工频环境下每周波200点采样数据多个通道传输的要求。 |
地址 |
211100 江苏省南京市江宁科学园天元东路52号 |