发明名称 存储器装置及其相关测试方法
摘要 本发明揭露了一种存储器装置与相关的测试方法。存储器装置包含了一存储器与一测试模块。其中,测试模块包含了一错误记录单元,该错误记录单元记录了存储器中发生位错误所对应的地址。测试模块依据该错误记录单元中所记录的地址来判断存储器是否有多重位错误的发生。其中该存储器为一错误更正码存储器。
申请公布号 CN101937722B 申请公布日期 2013.06.05
申请号 CN200910152341.X 申请日期 2009.06.30
申请人 瑞昱半导体股份有限公司 发明人 李日农;郭硕芬;吴奇峰
分类号 G06F11/00(2006.01)I;G11C29/12(2006.01)I;G11C29/42(2006.01)I 主分类号 G06F11/00(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 史新宏
主权项 一种存储器装置,包含有:一存储器,具有多个数据储存区块,每一数据储存区块具有一相对应的地址,且每一数据储存区块储存多个数据位;以及一测试模块,耦接至该存储器,该测试模块包含:一测试图样产生器,用以产生一测试图样至该存储器中;至少一测试单元,包含有:一第一判断电路,用以读取该存储器中的一第一数据位与一第二数据位,并依据该测试图样以判断该第一数据位与该第二数据位是否有误;其中,该第一数据位对应于该存储器中的一第一地址,该第二数据位对应于该存储器中的一第二地址;一错误记录单元,耦接至该第一判断电路,用于当该第一数据位有误时,记录该第一地址;以及一第二判断电路,耦接至该错误记录单元,用以比较该存储器中的该第二地址与该错误记录单元中的该第一地址是否相同,以判断该存储器是否有一多重位错误发生,其中该存储器为一错误更正码存储器,该错误更正码存储器包含:多个检查位储存区块,每一检查位储存区块用以储存多个检查位;以及一错误更正码逻辑电路,耦接至该数据储存区块与该检查位储存区块,用以依据该些检查位以更正该些数据储存区块中的该些数据位,其中该测试模块于该错误更正码逻辑电路被禁能时,测试该错误更正码存储器是否有该多重位错误发生。
地址 中国台湾新竹科学园区