发明名称 阵列基板及3D 显示装置
摘要 本实用新型提供一种阵列基板及3D显示装置,属于3D显示领域。该阵列基板包括基板、以矩阵形式形成于所述基板上的m行2n列像素单元,对应每行像素单元的数据线和对应每列像素单元的栅极线,每条数据线与对应的像素单元中的薄膜晶体管的源极相连接,每条栅极线与对应的像素单元中的薄膜晶体管的栅极相连接,所述栅极线按照预设时间周期接收栅极扫描信号,其中,对应第2k-1列像素单元的栅极线在预设时间周期的第一时间段内接收栅极扫描信号,对应第2k列像素单元的栅极线在预设时间周期的第二时间段内接收栅极扫描信号。本实用新型的技术方案能够在提高显示面板刷新频率的同时,保证像素电极的充电时间,实现3D显示。
申请公布号 CN202975546U 申请公布日期 2013.06.05
申请号 CN201220678888.0 申请日期 2012.12.10
申请人 京东方科技集团股份有限公司;北京京东方显示技术有限公司 发明人 张亮;邵喜斌;王丹;胡巍浩;许益祯;侯帅
分类号 G02F1/1362(2006.01)I;G02F1/1368(2006.01)I;G02F1/133(2006.01)I;G09G3/36(2006.01)I;G09G3/32(2006.01)I;G02B27/22(2006.01)I 主分类号 G02F1/1362(2006.01)I
代理机构 北京银龙知识产权代理有限公司 11243 代理人 许静;黄灿
主权项 一种阵列基板,包括基板、以矩阵形式形成于所述基板上的m行2n列像素单元,其特征在于,所述阵列基板还包括对应每行像素单元的数据线和对应每列像素单元的栅极线,每条数据线与对应的像素单元中的薄膜晶体管的源极相连接,每条栅极线与对应的像素单元中的薄膜晶体管的栅极相连接,其中,所述栅极线按照预设时间周期接收栅极扫描信号,其中,对应第2k‑1列像素单元的栅极线在预设时间周期的第一时间段内接收栅极扫描信号,对应第2k列像素单元的栅极线在预设时间周期的第二时间段内接收栅极扫描信号,其中,k为不小于1不大于n的自然数。
地址 100015 北京市朝阳区酒仙桥路10号