发明名称 |
一种基于FPGA的背景差分法目标检测跟踪系统 |
摘要 |
一种基于FPGA的背景差分法目标检测跟踪系统,包括FPGA、SD卡、LED指示灯、DDR2SDRAM,两个七段数码管,LTM显示屏,还包括嵌入FPGA中的在SOPCbuilder环境下以AVLON总线为标准集成的视频检测跟踪的最小系统,主要针对静态场景中的运动物体的检测与跟踪,通过SD卡读取AVI格式视频文件,将读取视频转换成多帧图像,以图像为基础进行视频检测和跟踪的处理,获得待跟踪的运动目标,通过LTM显示屏对跟踪的结果进行显示。系统采用FPGA平台,具有很强的并行性,提高了运算速度;本实用新型具有良好的跟踪效果和适应性。 |
申请公布号 |
CN202976212U |
申请公布日期 |
2013.06.05 |
申请号 |
CN201220109294.8 |
申请日期 |
2012.03.21 |
申请人 |
东北大学 |
发明人 |
李晶皎;陆振林;王爱侠 |
分类号 |
G06T7/20(2006.01)I;G06T1/20(2006.01)I |
主分类号 |
G06T7/20(2006.01)I |
代理机构 |
沈阳东大专利代理有限公司 21109 |
代理人 |
梁焱 |
主权项 |
一种基于FPGA的背景差分法目标检测跟踪系统,其特征在于:包括FPGA 、SD卡、LED指示灯、DDR2 SDRAM,两个七段数码管,LTM显示屏,还包括SOPC最小系统;所述SD卡存储AVI格式视频数据,SD卡的输出引脚连接FPGA的输入引脚,LTM显示屏与FPGA的输出引脚连接,用于显示视频跟踪结果,DDR2 SDRAM输入引脚与FPGA的输出引脚连接,两个七段数码管分别与FPGA的输出引脚连接;所述LED指示灯和七段数码管均用于程序调试及状态显示;所述SOPC最小系统包括Nios II软核处理器、DDR2控制器、SD卡控制器、Seg7七段数码管控制器、LED控制器和LTM控制器;Nios II软核处理器通过AVLON总线与DDR2控制器、Seg7七段数码管控制器和LED控制器连接和通信,并在FPGA中集成SOPC最小系统,且DDR2控制器与DDR2 SDRAM相连,SD卡控制器与SD卡相连,Seg7七段数码管控制器与两个七段数码管相连,LED控制器与LED指示灯相连,LTM控制器与LTM显示屏相连。 |
地址 |
110819 辽宁省沈阳市和平区文化路3号巷11号 |