发明名称 半导体结构及形成元件的方法
摘要 本发明公开了一种半导体结构及形成元件的方法。本发明提供用于半导体元件的基底支撑架,在第一基底上形成有源支柱与伪支柱,使得伪支柱的高度大于有源支柱的高度,当第一基底接合至第二基底时,使用伪支柱作为支撑架可产生较佳的均匀性。在一实施例中,借由图案化掩模的形成,可同时形成伪支柱与有源支柱,图案化掩模中用于伪支柱的开口的宽度小于有源支柱。当使用类似电镀的工艺形成伪支柱与有源支柱时,因为图案化掩模中伪支柱开口的宽度较小,使得伪支柱的高度大于有源支柱。本发明不会发生沿着支柱结构侧边的焊锡润湿现象。
申请公布号 CN102332434B 申请公布日期 2013.05.29
申请号 CN201010559561.7 申请日期 2010.11.23
申请人 台湾积体电路制造股份有限公司 发明人 沈政宏;郭庭豪;郭正铮;陈承先;庄曜群
分类号 H01L23/00(2006.01)I;H01L23/488(2006.01)I;H01L21/60(2006.01)I 主分类号 H01L23/00(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 姜燕;陈晨
主权项 一种半导体结构,包括:一第一基底;一有源支柱,设置在该第一基底上,该有源支柱具有一第一宽度与一第一高度;以及一伪支柱,设置在该第一基底上,该伪支柱具有一第二宽度与一第二高度,其中该第二宽度小于该第一宽度,该第二高度大于该第一高度;其中该有源支柱与该伪支柱由导电材料形成。
地址 中国台湾新竹市