发明名称 System zum Erfassen eines Verdrahtungsfehlers eines Parallelinvertersystems
摘要 System zum Erfassen eines Verdrahtungsfehlers eines Parallelinvertersystems, das aus zwei parallelgeschalteten Invertern (2a, 2b) gebildet ist, von welchen jeder elektrische Mehrphasen-Wechselstromleistung mit variabler Spannung abgibt, wobei die Ausgangsseiten der jeweiligen Inverter mit einer einzelnen Last verbunden sind, wobei das System zum Erfassen des Verdrahtungsfehlers Spannungserfassungseinrichtungen (6a, 6b), die eine Ausgangsspannung jeder Phase jedes Inverters (2a, 2b) erfassen, Steuereinrichtungen (5a, 5b), die das Einschalten und Ausschalten von Halbleitereinrichtungen steuern, die jeden der Inverter bilden, und eine Verdrahtungszustand-Entscheidungseinrichtung enthält, welche die Steuereinrichtung (5a) dergestalt betätigt, dass sie festgelegte Schalteinrichtungen in dem Inverter (2a) einschaltet, um einen geschlossenen Stromkreis zwischen zwei beliebigen Phasen des Inverters (2a) zu bilden, Vergleiche zwischen den Werten von Ausgangsspannungen der beiden Inverter (2a, 2b) durchführt, wobei jede der Ausgangsspannungen eine Ausgangsspannung jeder der Phasen jedes Inverters (2a, 2b) ist und von den Spannungserfassungseinrichtungen (6a, 6b) erfasst wird, und auf der Basis der Ergebnisse der Vergleiche eine Entscheidung trifft, ob die Verdrahtung korrekt ist. Die Verdrahtungszustand-Entscheidungseinrichtung ist in einer Einheit, wie etwa einer CPU, in jeder der Steuereinheiten (5a, 5b) verwirklicht.
申请公布号 DE102012221376(A1) 申请公布日期 2013.05.29
申请号 DE201210221376 申请日期 2012.11.22
申请人 FUJI ELECTRIC CO., LTD 发明人 KANEKO, TAKAYUKI
分类号 H02H11/00 主分类号 H02H11/00
代理机构 代理人
主权项
地址