一种动态随机存储器的高速读操作方法

摘要

本发明涉及存储器技术领域，尤其涉及一种动态随机存储器的高速读操作方法，该方法采用逻辑工艺的DRAM存储单元为2T增益单元结构，其包括写入管Qw，读出管Qr，写入管的有源区电容和读出管的栅电容，构成单元的存储电容。该方法中还包括：采用在灵敏放大器开启之前启动读列选通管的读电路及操作，其中，读串联驱动电路RDG由读出位线驱动管M1-M2和读列选通管M3-M4构成，M3-M4漏端接读出数据线对RDB/BRDB，M1-M2源端和SA地端GND在版图上共享。本发明能解决传统的1T1C的动态随机存储器单元因制作电容采用非逻辑工艺的缺点使得DRAM在嵌入式设备中的应用产生困难等技术问题。

主权项

一种动态随机存储器的高速读操作方法，其特征在于，采用逻辑工艺的DRAM存储单元，所述逻辑工艺的DRAM存储单元为2T增益单元结构，其包括写入管Qw，读出管Qr。