发明名称 | 数据输入/输出电路 | ||
摘要 | 一种数据输入/输出电路,包括:输出单元,用于响应于延迟锁相环中产生的内部时钟输出第一数据选通信号和第一数据;第一传输线单元,其具有时钟树结构,用于将内部时钟传输到输出单元;第二传输线单元,用于将来自延迟锁相环的内部时钟传输到第一传输线单元;占空比校正单元,其互连于第一传输线单元与第二传输线单元之间,用于校正内部时钟的占空比;数据选通信号输入单元,用于从半导体存储器设备的外部接收第二数据选通信号并产生内部数据选通信号;以及多个数据输入单元,用于响应于内部数据选通信号输出第二数据。 | ||
申请公布号 | CN101667450B | 申请公布日期 | 2013.05.22 |
申请号 | CN200910146400.2 | 申请日期 | 2009.06.26 |
申请人 | 海力士半导体有限公司 | 发明人 | 崔勋;郑镇一 |
分类号 | G11C7/10(2006.01)I | 主分类号 | G11C7/10(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 杨林森;康建峰 |
主权项 | 一种数据输出电路,包括:输出单元,用于响应于延迟锁相环中产生的内部时钟输出数据选通信号和数据;第一传输线单元,其具有时钟树结构,用于将内部时钟传输到输出单元;第二传输线单元,用于将来自延迟锁相环的内部时钟传输到第一传输线单元;以及占空比校正单元,其互连于第一传输线单元与第二传输线单元之间,用于校正内部时钟的占空比,其中,所述占空比校正单元包括:传感器,用于感测内部时钟的占空比并产生感测信号;以及校正器,用于响应于所述感测信号校正所述内部时钟的占空比。 | ||
地址 | 韩国京畿道利川市 |