一种数字延迟链的校准方式

摘要

本发明涉及一种数字延迟链的校准方式，该校准方式为在延迟单元的传播通路和返回通路之外连接一个快速通路以及一个慢速通路；所述的快速通路和慢速通路均有参考时钟信号通过，参考时钟信号通过一个延迟单元的快速通道和慢速通道的延迟之差等于传播通路和返回通路的延迟之和的多倍；被延迟的信号在此处发生折返。本发明在传统的延迟单元的基本部分之外增加了一个快速通道和慢速通道，这样使得延迟校准和折返信号的生成的逻辑都放在了延迟单元内部，在信号传播的同时随时进行校准，去掉了专门的控制逻辑和专门的校准时间。

主权项

一种数字延迟链的校准方式，其特征在于：该校准方式为在延迟单元的传播通路和返回通路之外连接一个快速通路以及一个慢速通路；所述的快速通路和慢速通路均有参考时钟信号通过，参考时钟信号通过一个延迟单元的快速通道和慢速通道的延迟之差等于传播通路和返回通路的延迟之和的多倍；被延迟的信号在此处发生折返。