发明名称 半导体器件的制造方法,及半导体器件
摘要 本发明的半导体器件的制造方法具有:柱状半导体形成步骤,将第1及第2柱状半导体(2、3)形成为彼此相同高度而且同时形成;柱状半导体底部连接步骤,将施体或受体杂质掺杂于第1柱状半导体(2)的底部区域而形成第1半导体层(5),且将第1半导体层与第2柱状半导体(3)彼此连接;电路组件形成步骤,将施体或受体杂质掺杂于第1柱状半导体的上部区域而形成上部半导体区域(11),且形成具有该上部半导体区域的电路组件;导体层形成步骤,在第2柱状半导体内形成第1导体层(13);接触孔形成步骤,形成分别连接于第1及第2柱状半导体的第1及第2接触孔(16a、16b);及配线金属层形成步骤,形成经由第1及第2接触孔而与上部半导体区域及第1导体层连接的配线金属层。
申请公布号 CN103119720A 申请公布日期 2013.05.22
申请号 CN201180044515.6 申请日期 2011.09.15
申请人 新加坡优尼山帝斯电子私人有限公司 发明人 舛冈富士雄;原田望
分类号 H01L27/146(2006.01)I;H01L21/28(2006.01)I;H01L21/336(2006.01)I;H01L29/417(2006.01)I;H01L29/423(2006.01)I;H01L29/78(2006.01)I;H01L29/786(2006.01)I 主分类号 H01L27/146(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 赵根喜;吕俊清
主权项 一种半导体器件的制造方法,其特征在于,具有:柱状半导体形成步骤,以成为彼此相同高度的方式,同时形成第1柱状半导体与第2柱状半导体于衬底上;柱状半导体底部连接步骤,将施体或受体杂质掺杂于前述第1柱状半导体的底部区域及在下方与前述底部区域相接的区域中的至少一个区域而形成第1半导体层,并且将前述第1半导体层与前述第2柱状半导体予以彼此连接;电路组件形成步骤,将施体或受体杂质掺杂在前述第1柱状半导体的上部区域而形成上部半导体区域,且形成具有该上部半导体区域的电路组件;导体层形成步骤,在前述第2柱状半导体内形成第1导体层;接触孔形成步骤,形成分别连接于前述第1及第2柱状半导体的第1接触孔、第2接触孔;及配线金属层形成步骤,形成经由前述第1及第2接触孔而连接于前述上部半导体区域及前述第1导体层的配线金属层。
地址 新加坡柏龄大厦