发明名称 |
用于减少穿通泄漏之记忆体单元与阵列操作方法 |
摘要 |
本发明揭露一种用于程式化记忆体阵列中之第一记忆体单元之方法。在特定实施例中,每一记忆体单元具有汲极、源极、通道、以及上覆于电荷储存材料及通道的控制闸极。第一记忆体单元之源极耦接至第二记忆体单元之汲极。将一电压施加于第一记忆体单元之汲极,且将第二记忆体单元之源极接地。此方法包含浮动第二记忆体单元之汲极及第一记忆体单元之源极,并接通第一及第二记忆体单元之通道,从而有效形成一扩展通道区域。将热载流子注入至第一单元之电荷储存材料以程式化第一记忆体单元。扩展通道降低电场并减少未选定记忆体单元中之穿通泄漏。 |
申请公布号 |
TWI397074 |
申请公布日期 |
2013.05.21 |
申请号 |
TW097142857 |
申请日期 |
2008.11.06 |
申请人 |
旺宏电子股份有限公司 新竹市新竹科学工业园区力行路16号 |
发明人 |
张力禾;蔡文哲;欧天凡;黄竣祥 |
分类号 |
G11C16/04;G11C16/06 |
主分类号 |
G11C16/04 |
代理机构 |
|
代理人 |
詹铭文 台北市中正区罗斯福路2段100号7楼之1;萧锡清 台北市中正区罗斯福路2段100号7楼之1 |
主权项 |
|
地址 |
新竹市新竹科学工业园区力行路16号 |