用于ΣΔ转换器杂讯消除之装置、系统及方法

摘要

实施例提供用以在一高取样率下将一类比信号输入转换为一Σ△数位输出且校正该数位输出之杂讯成分的装置、系统及方法。耦接于一Σ△转换器的一类比滤波器接受来自该Σ△转换器之一经杂讯整型的类比信号，以削弱在多个摺叠频率下之该经杂讯整型之类比信号的信号成分而产生一经滤波输出，该等摺叠频率与一低速类比至数位转换器(ADC)的一取样率相关联。该低速ADC耦接于该类比滤波器的一输出，且以低于高样本率的一取样率来取样该类比滤波器的该经滤波输出，而输出一ADC数位输出。本案也描述了其他实施例，并加以请求保护。