摘要 |
一种资料处理装置,包括若干处理电路,每个均在其本身之定期时钟信号控制下操作而使时钟信号可有不同之频率及/或自激。该等处理电路之每一个均有一输出,用以输出在该输出上保留一个由特定处理器之时钟信号所界定效力持续时间间隔之记忆存取要求。一多工电路将该存取要求多工至一记忆器。该记忆器在接受前一存取要求后需要一最小记忆重复周期才可再接受一存取要求。处理电路之时钟周期较该最小记忆重复周期为长。一定时电路选择接受来自第一资料处理电路每一特定存取要求之接受时间点。接受该特定要求之时间点总是在提出该特定存取要求之效力持续时间间隔内。定时电路变更效力持续时间间隔内接受时间点之位置,使得该位置被延迟而为从另一处理器先接受一存取要求留出空间。该位置随后被移回至在后续步骤中从该第一资料处理电路施加后续存取要求时效力持续时间间隔之开始处。 |