| 发明名称 | 半导体器件及其形成方法 | ||
| 摘要 | 一种半导体器件及其形成方法。所述形成方法包括步骤：提供半导体衬底；在所述半导体衬底上依次形成粘合层、刻蚀阻挡层和介质层，所述刻蚀阻挡层的介电常数位于2.2～2.5；依次刻蚀所述介质层、刻蚀阻挡层和粘合层至露出所述半导体衬底，形成沟槽；在所述沟槽中填充满金属层。所述半导体器件包括：半导体衬底；位于所述半导体衬底上的粘合层、刻蚀阻挡层和介质层，所述刻蚀阻挡层的介电常数位于2.2～2.5；位于半导体衬底上且贯穿介质层、刻蚀阻挡层和粘合层的金属布线层或导电插塞。本发明中刻蚀阻挡层可以减小半导体器件的RC互连延迟；且在刻蚀阻挡层和半导体衬底之间设置的粘合层可以提高刻蚀阻挡层和半导体衬底之间的结合力。 | ||
| 申请公布号 | CN103107158A | 申请公布日期 | 2013.05.15 |
| 申请号 | CN201110357976.0 | 申请日期 | 2011.11.11 |
| 申请人 | 中芯国际集成电路制造（上海）有限公司 | 发明人 | 周鸣 |
| 分类号 | H01L23/522(2006.01)I;H01L21/768(2006.01)I | 主分类号 | H01L23/522(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 骆苏华 |
| 主权项 | 一种半导体器件，其特征在于，包括：半导体衬底；位于所述半导体衬底上的粘合层、刻蚀阻挡层和介质层，所述刻蚀阻挡层的介电常数位于2.2～2.5；位于所述半导体衬底上且贯穿所述介质层、刻蚀阻挡层和粘合层的金属布线层或导电插塞。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||