| 摘要 |
<p>본 발명의 바람직한 실시예에 따른 듀티 검출기는 클럭 변환기, 홀드 펄스 생성기, 제 1 논리 연산기 및 업 다운 카운터를 구비한다. 상기 클럭 변환기는 출력 클럭 신호로부터 서로 위상이 반대되는 업 클럭 신호와 다운 클럭 신호를 생성한다. 상기 홀드 펄스 생성기는 상기 출력 클럭 신호의 제 1 번째 주기 구간 내지 제 (N-1) 번째 주기 구간에 대응되는 카운팅 구간에서 비활성화되고 제 N 번째 주기 구간에 대응되는 홀딩 구간에서 활성화되는 홀드 펄스 신호를 생성한다. 상기 제 1 논리 연산기는 상기 홀드 펄스 신호와 샘플링 클럭 신호를 제 1 논리 연산하여 카운팅 클럭 신호를 출력한다. 상기 업 다운 카운터는 상기 카운팅 클럭 신호의 에지 타이밍에서 상기 업 클럭 신호의 논리 레벨 및 상기 다운 클럭 신호의 논리 레벨을 판단하고, 그 판단 결과에 응답하여 카운팅 값을 증가 또는 감소시키며, 최종 카운팅 값에 기초하여 상기 출력 클럭 신호의 듀티 정보를 출력한다.</p> |
