发明名称 带外围电路的分离栅极式快闪存储器的制作方法
摘要 一种带外围电路的分离栅极式快闪存储器的制作方法,包括提供具有第一区域和第二区域的半导体基底;在第一区域形成栅极叠层;淀积厚度为外围电路晶体管栅极所需厚度的第一多晶硅层;在第二区域形成氧化硅层;淀积第二多晶硅层,至少填满第一多晶硅层表面以及第一多晶硅层和所述氧化硅层交界处的凹坑;全局化学机械研磨至表面平坦;进行全局刻蚀,刻至第一区域露出硬掩膜层;去除氧化硅层。本发明通过化学机械研磨及刻蚀的终点探测的二者优点的有机结合,可避免化学机械研磨过研磨带来的终端隔离性差的问题及外围区的局部高低差引起的多晶硅残留的问题,也能避免直接进行刻蚀导致的表面凹坑底部被过刻蚀损伤到下层介质层尤其是衬底硅层的情况。
申请公布号 CN103107138A 申请公布日期 2013.05.15
申请号 CN201110358305.6 申请日期 2011.11.11
申请人 中芯国际集成电路制造(上海)有限公司 发明人 王友臻;周儒领
分类号 H01L21/8234(2006.01)I 主分类号 H01L21/8234(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种带外围电路的分离栅极式快闪存储器的制作方法,其特征在于,包括:提供半导体基底,所述半导体基底包括第一区域和第二区域;在所述第一区域形成栅极叠层,所述栅极叠层从下至上依次包括浮置栅极、绝缘层、控制栅极、硬掩膜层,所述栅极叠层的侧面覆盖侧墙;淀积第一多晶硅层,所述第一多晶硅层的厚度为外围电路晶体管栅极所需多晶硅的厚度;在所述第二区域形成氧化硅层;淀积第二多晶硅层,所述第二多晶硅层至少填满所述第一多晶硅层表面以及所述第一多晶硅层和所述氧化硅层交界处的凹坑;进行全局化学机械研磨,表面平坦即停止;利用等离子体刻蚀进行全局刻蚀,刻至第一区域露出硬掩膜层停止;去除所述氧化硅层;形成图形化光刻胶以定义分离栅极式快闪存储器字线栅、外围电路晶体管的栅极的区域,然后刻蚀形成分离栅极式快闪存储器字线栅、外围电路晶体管的栅极。
地址 201203 上海市浦东新区张江路18号