| 发明名称 |
半导体结构之制造方法 |
| 摘要 |
一种半导体结构之制造方法，包括：提供一包括第一元件区域和第二元件区域之半导体基底；形成一第一PMOS元件于第一区域中，其中第一PMOS元件之第一闸极具有第一P型掺杂物浓度；形成应力记忆层于PMOS元件上方，消减第一区域之应力记忆层；在消减第一区域中之应力记忆层之后，进行一退火步骤，并移除应力记忆层。在具有NMOS元件之区域中，上述应力记忆层没有消减。在包括第二PMOS元件区域中，上述应力记忆层可不消减。 |
| 申请公布号 |
TWI396239 |
申请公布日期 |
2013.05.11 |
| 申请号 |
TW096115336 |
申请日期 |
2007.04.30 |
| 申请人 |
台湾积体电路制造股份有限公司 新竹市新竹科学工业园区力行六路8号 |
发明人 |
庄学理;梁孟松;郑光茗;高荣辉;郑钧隆;锺昇镇;郭文辉 |
| 分类号 |
H01L21/336;H01L29/78;H01L21/8238 |
主分类号 |
H01L21/336 |
| 代理机构 |
|
代理人 |
洪澄文 台北市南港区三重路19之6号2楼;颜锦顺 台北市南港区三重路19之6号2楼 |
| 主权项 |
|
| 地址 |
新竹市新竹科学工业园区力行六路8号 |
