集成电路最长可测路径选择测试方法及系统

摘要

本发明公开了一种集成电路最长可测路径选择测试方法及系统，涉及数字集成电路测试技术领域，本发明通过对集成电路进行预处理，获得了所述集成电路中的所有b-f段，避免了回溯，降低了在路径选择时，减少了对部分路径的测试次数，大大提高了集成电路最大路径选择的效率，实现了提高延迟故障测试的效率。

主权项

一种集成电路最长可测路径选择测试方法，其特征在于，包括以下步骤：S1：对集成电路进行预处理，以获得所述集成电路中的所有b‑f段，所述b‑f段是指一对具有前后继关系、并存在敏化值冲突的段；S2：将所述集成电路中的当前门v的扇入区域和扇出区域所包括的门依次放入集合IN和集合OUT中；S3：从当前门v开始，记录与其对应的集合IN中的每个门到当前门v的期望最大延迟、以及与其对应的集合OUT中的每个门到输出的期望最大延迟，所述期望最大延迟为两个门之间，不考虑经过所述两个门的路径是否可测的最大延迟；S4：判断与当前门v对应的集合IN中的每一个输入，若与当前门v之间未构成b‑f段，则将该输入所处的段放入集合Fout中，所述集合Fout为包含了所有能够经过门v的部分路径，并按照所述部分路径的最大期望延迟排序的集合；S5：若所述集合Fout为空集，则结束后续步骤，否则执行步骤S6；S6：从集合Fout中选择具有最大期望延迟的部分路径P，检查其后继的所有段的期望延迟，并选择期望延迟最大的后继段S，若后继段S与部分路径P不构成b‑f段，则将后继段S加入部分路径P中，以实现对部分路径P的更新，再重复执行步骤S6，直到所述部分路径P到达输出后，将该部分路径P作为路径，再执行步骤S7，若后继段S与部分路径P构成b‑f段，则执行步骤S6继续选择其他的期望延迟最大的后继段，若不存在能够选择的后继段，则执行步骤S8；S7：若该路径已经在所选择地可测路径集合中，则直接保留该路径，否则采用自动测试向量生成工具对该路径进行可测性测试，若不可测，则返回至步骤S6，若可测，则将该路径作为路径选择的结果，并将该结果放入所述可测路径集合中，将当前门v更新为其他的门， 返回步骤S2，直至所述集成电路中的所有门均被选择过后，再执行步骤S9；S8：将该部分路径P末尾的段去掉，并在集合Fout中重新选择期望延迟最大的部分路径，返回步骤S6；S9：对所述可测路径集合中的每一条路径进行敏化，以生成相应的测试向量，并通过生成的测试向量进行延迟故障测试。