JTAG测试链路及其超声诊断仪

摘要

本发明公开一种JTAG测试链路，包括局部板卡测试接口和整机测试接口，其特征在于，还包括多路输入选择开关和多路输出选择开关；所述局部板卡测试接口中信号输入接口连接至多路输入选择开关中的高电位端；所述局部板卡测试接口中的信号输出接口连接至多路输出选择开关中的高电位端；所述整机测试接口中信号输入接口连接至多路输入选择开关中的低电位端；所述整机测试接口中的信号输出接口连接至多路输出选择开关中的低电位端。所述多路输入选择开关和多路输出选择开关同时选择高电位端或同时选择低电位端。上述JTAG测试链路能够避免同时接入局部板卡测试信号和整机测试信号。

主权项

一种JTAG测试链路，包括局部板卡测试接口和整机测试接口，其特征在于，还包括多路输入选择开关和多路输出选择开关；所述局部板卡测试接口中的局部板卡测试数据输入线接口、局部板卡测试时钟输入接口以及局部板卡测试模式选择输入接口连接至多路输入选择开关中的高电位端；所述局部板卡测试接口中的局部板卡测试数据输出线接口连接至多路输出选择开关中的高电位端；所述整机测试接口中的整机测试数据输入线接口、整机测试时钟输入接口以及整机测试模式选择输入接口连接至多路输入选择开关中的低电位端；所述整机测试接口中的整机测试数据输出线接口连接至多路输出选择开关中的低电位端；所述多路输入选择开关和多路输出选择开关包括电位控制端，当所述多路输入选择开关和多路输出选择开关的电位控制端为高电位时，所述局部板卡测试接口通过多路输入选择开关和多路输出选择开关分别输入和输出；当所述多路输入选择开关和多路输出选择开关的电位控制端为低电位时，所述整机测试接口通过多路输入选择开关和多路输出选择开关分别输入和输出。