发明名称 |
在浮点数与整数转换中避免浮点控制指令的设备和方法 |
摘要 |
二进制转换模块是要将与源体系结构相关联的第一指令序列转换成与目标体系结构相关联的第二指令序列。该第一序列包括一个或多个浮点控制指令,而第二序列并不包括浮点控制指令。通过在符合目标体系结构的处理器上执行第二序列所产生的结果基本上与通过在符合源体系结构的处理器上执行第一序列所产生的结果相同。 |
申请公布号 |
CN1894665B |
申请公布日期 |
2013.05.08 |
申请号 |
CN200480037051.6 |
申请日期 |
2004.12.15 |
申请人 |
英特尔公司 |
发明人 |
张琦;李剑慧;O·埃茨奥尼 |
分类号 |
G06F9/45(2006.01)I;H03M7/24(2006.01)I |
主分类号 |
G06F9/45(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
张政权 |
主权项 |
一种在将与源体系结构相关联的第一指令序列转换成与目标体系结构相关联的第二指令序列时用于避免浮点控制指令的方法,包括:识别所述第一指令序列中的改变第一指令序列中的舍入模式的一个或多个浮点控制指令;根据所识别的浮点控制指令的舍入模式选择一个目标序列格式;使用所述目标序列格式将所述第一指令序列转换成第二指令序列;以及在目标体系结构上使用处理器来执行所述第二指令序列;其中所述第一指令序列包括:保存第一舍入模式的指令、然后是设置不舍入到零的第二舍入模式的指令、然后是通过根据所述第二舍入模式舍入初始浮点数来产生整数的指令、然后是设置所述第一舍入模式的指令,其中所述第二指令序列包括通过使所述初始浮点数舍入到零来产生第一浮点数的指令,以及其中通过在符合所述目标体系结构的处理器上执行所述第二指令序列所产生的结果与通过在符合所述源体系结构的处理器上执行所述第一指令序列所产生的结果相同;其中执行所述第二指令序列避免了使用浮点控制指令来设置所述目标体系结构中的舍入模式。 |
地址 |
美国加利福尼亚州 |