发明名称 |
一种半导体结构的制造方法 |
摘要 |
本发明提供了一种半导体结构的制造方法,该方法包括:a)提供衬底(100);b)在该衬底(100)之上形成伪栅堆叠,该伪栅堆叠包括栅极介质层(203)以及所述栅极介质层(203)上的伪栅(201),所述伪栅(201)的材料是非晶硅;c)对所述伪栅(201)两侧的所述衬底(100)上暴露的区域进行离子注入,以形成源/漏区(110);d)形成覆盖所述源/漏区(110)以及所述伪栅堆叠的层间介质层(400);e)除去所述层间介质层(400)的一部分以暴露所述伪栅(201),并移除所述伪栅(201);f)执行源漏注入退火工艺。本发明提供的半导体结构的制造方法改变传统的替代栅工艺的流程,因此容易控制刻蚀时间,以及降低刻蚀难度,从而保证刻蚀工艺的稳定性。 |
申请公布号 |
CN103094120A |
申请公布日期 |
2013.05.08 |
申请号 |
CN201110351250.6 |
申请日期 |
2011.11.08 |
申请人 |
中国科学院微电子研究所 |
发明人 |
尹海洲;于伟泽 |
分类号 |
H01L21/336(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京汉昊知识产权代理事务所(普通合伙) 11370 |
代理人 |
朱海波 |
主权项 |
一种半导体结构的制造方法,该方法包括:a)提供衬底(100);b)在该衬底(100)之上形成伪栅堆叠,该伪栅堆叠包括栅极介质层(203)以及所述栅极介质层(203)上的伪栅(201),所述伪栅(201)的材料是非晶硅;c)对所述伪栅(201)两侧的所述衬底(100)上暴露的区域进行离子注入,以形成源/漏区(110);d)形成覆盖所述源/漏区(110)以及所述伪栅堆叠的层间介质层(400);e)除去所述层间介质层(400)的一部分以暴露所述伪栅(201),并移除所述伪栅(201);f)执行源漏注入退火工艺。 |
地址 |
100029 北京市朝阳区北土城西路3号 |