发明名称 存储器阵列结构及其操作方法
摘要 本发明提供一种存储器阵列结构及其操作方法,该结构包括:沿第一方向和第二方向并行排列的多个串行结构,每个串行结构包括在第一方向上顺次串联的一个第一选择晶体管、多个存储单元以及一个第二选择晶体管,存储单元逻辑上等效为一个选择管串联一个或多个存储管;沿第二方向的多条并行排列的字线,每条字线和存储单元的栅极连接;沿第二方向的第一选择线,和第一选择晶体管的栅极连接;沿第二方向的第二选择线,和第二选择晶体管的栅极连接;沿第一方向的多条并行排列的位线,串行结构的第一选择晶体管的漏端和与串行结构相邻的一条位线连接,串行结构的第二选择晶体管的源端和与串行结构相邻的另一条位线连接。该结构可有效提高阵列的存储密度。
申请公布号 CN103093814A 申请公布日期 2013.05.08
申请号 CN201210594201.X 申请日期 2012.12.31
申请人 清华大学 发明人 潘立阳;刘利芳
分类号 G11C16/06(2006.01)I;H01L27/115(2006.01)I 主分类号 G11C16/06(2006.01)I
代理机构 北京清亦华知识产权代理事务所(普通合伙) 11201 代理人 张大威
主权项 一种存储器阵列结构,包括:沿第一方向和第二方向并行排列的多个串行结构,每个所述串行结构包括在所述第一方向上顺次串联的一个第一选择晶体管、多个存储单元以及一个第二选择晶体管,在所述第二方向上相邻的所述串行结构之间相互隔离;沿所述第二方向的多条并行排列的字线,每条所述字线和所述存储单元的栅极连接;沿所述第二方向的第一选择线,和所述第一选择晶体管的栅极连接;沿所述第二方向的第二选择线,和所述第二选择晶体管的栅极连接;沿所述第一方向的多条并行排列的位线,和所述字线、第一选择线及第二选择线交叉排列,所述串行结构的所述第一选择晶体管的漏端和与所述串行结构相邻的一条所述位线连接,所述串行结构的所述第二选择晶体管的源端和与所述串行结构相邻的另一条所述位线连接;其中,所述存储单元包括:逻辑上等效为一个选择管串联一个或多个存储管的存储单元。
地址 100084 北京市海淀区100084-82信箱