发明名称 |
制造半导体器件的方法 |
摘要 |
本发明涉及一种制造半导体器件的方法。本发明的方法通过在层间电介质层的在两个栅极线之间自然形成的凹部中填充双嵌段共聚物并且对该双嵌段共聚物进行自组装处理,形成了与有源区精确对准的小尺寸的接触孔,从而消除或减轻了有源区与接触孔未对准的问题。 |
申请公布号 |
CN103094095A |
申请公布日期 |
2013.05.08 |
申请号 |
CN201110332325.6 |
申请日期 |
2011.10.28 |
申请人 |
中芯国际集成电路制造(北京)有限公司 |
发明人 |
张海洋;王冬江 |
分类号 |
H01L21/321(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L21/321(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
欧阳帆 |
主权项 |
一种制造半导体器件的方法,包括:在衬底上至少形成相邻的两条栅极线,以及在所述两条栅极线之间的衬底中形成一个有源区;在所述衬底上沉积层间电介质层,所述层间电介质层具有在所述两条栅极线之间的凹部;在所述层间电介质层上沉积硬掩模层;刻蚀所述硬掩模层,以在所述硬掩模层中形成开口,所述开口至少露出所述凹部的在所述有源区上方的部分;至少在通过所述开口露出的所述凹部的在所述有源区上方的部分中填充双嵌段共聚物,所述双嵌段共聚物包括第一单体和第二单体;对所述双嵌段共聚物进行自组装处理,从而在所述有源区上方形成第一单体的圆形图案,第二单体位于第一单体的周围;去除第一单体;以及利用第二单体和所述硬掩膜层作为掩模来刻蚀所述层间电介质层直到露出所述有源区,从而形成用于所述有源区的接触孔。 |
地址 |
100176 北京市大兴区经济技术开发区文昌大道18号 |