具有屏蔽结构的3D芯片封装

摘要

本发明公开了一种具有屏蔽结构的3D芯片封装，该3D芯片封装包括载体基底，所述载体基底具有形成在其中的第一腔和第二腔。第一结构在所述第一腔中至少部分地附着到所述载体基底，并且第二结构在所述第二腔中至少部分地附着到所述载体基底，其中第一和第二结构包括电子电路。屏蔽层可设置在所述载体基底与第一结构和/或第二结构之间，以使所述第一结构和/或所述第二结构以电绝缘、磁绝缘、光绝缘或热绝缘方式的至少一种绝缘。在一些实施例中，所述屏蔽层可为用于将第一结构和第二结构介电耦合的介电屏蔽层。所述第一结构和所述第二结构可为同构或异构的。

主权项

一种器件，其包括：载体基底，限定第一腔和第二腔；第一结构，在所述第一腔中至少部分地附着到所述载体基底，所述第一结构包括电子电路；第二结构，在所述第二腔中至少部分地附着到所述载体基底，所述第二结构包括电子电路；以及屏蔽层，设置在所述载体基底与所述第一结构或所述第二结构的至少一个之间，以至少基本上使所述第一结构或所述第二结构的至少一个以电绝缘、磁绝缘、光绝缘或热绝缘方式的至少一种绝缘。