改进全速测试访问端口操作

摘要

一种集成电路的1149.1TAP执行全速更新&捕获、移位&捕获和背对背捕获&移位操作。在第一实施例中，通过将CMD信号时分多路复用到TAP的TMS输入，以实现全速操作。CMD信号被输入到CMD电路，其结合双端口路由器操作，从而执行电路的全速操作。在第二实施例中，通过检测TAP的ExitlDR状态作为被输入到CMD电路的CMD信号，以此实现全速操作，其中CMD电路结合双端口路由器操作，从而执行电路的全速操作。在第三实施例中，通过检测TAP的ExitlDR和PauseDR状态，并且进行响应以产生捕获和更新信号，以实现全速操作，其中捕获和更新信号被输入到可编程开关，可编程开关结合双端口路由器操作，从而执行电路的全速操作。在第四实施例中，通过检测TAP的ExitlDR和PauseDR状态并且将这些状态输入到双端口路由器从而控制电路的全速操作，以此实现全速操作。每个实施例可以扩充为包括外部可访问的更新和捕获输入信号，其可以被选择从而允许测试器直接控制电路的全速操作。

主权项

一种集成电路内的测试访问端口架构，其包括：TDI输入引线、TCK输入引线、TMS输入引线和TDO输出引线，Tap状态机，其具有耦合到所述TCK输入引线的输入、耦合到所述TMS输入引线的输入、指令寄存器控制输出、控制输出和数据寄存器控制输出，指令寄存器，其具有耦合到所述TDI输入引线的输入、耦合到所述指令寄存器控制输出的输入、数据寄存器控制输出和输出，数据寄存器，其具有耦合到所述TDI输入引线的输入、数据寄存器控制输入和输出，命令电路，其具有耦合到所述TCK输入引线的输入、耦合到所述TMS输入引线的输入和数据寄存器控制输出，双端口路由器，其具有耦合到所述Tap状态机的数据寄存器控制输出的输入、耦合到所述命令电路的数据寄存器控制输出的输入、耦合到所述指令寄存器的数据寄存器使能输出的控制输入以及耦合到所述数据寄存器的数据寄存器控制输入的数据寄存器控制输出，和；多路复用器电路，其具有耦合到所述指令寄存器的输出的输入、耦合到所述数据寄存器的输出的输入、耦合到所述Tap状态机的控制输出的控制输入以及耦合到所述TDO输出引线的输出。