发明名称 | 周期错误检测方法以及周期错误检测电路 | ||
摘要 | 本发明提供周期错误检测方法及周期错误检测电路。检测模块的周期处理错误,模块由处理器控制执行,处理器起动按预定周期输出周期触发的周边电路以控制周期处理,该方法包括以下步骤:将以周期触发作为第一捕获触发从处于捕获计时器中的通过自由运行进行向上计数工作的计数器取得的计数值作为第一计数值保存于寄存器;将在模块的处理开始时施加第二捕获触发而从计数器取得的计数值作为第二计数值保存于捕获计时器中的寄存器;将在模块的处理结束时施加第三捕获触发而从计数器取得的计数值作为第三计数值保存于寄存器;处理器接受来自模块的完成通知时,从寄存器读出第一、第二、第三计数值;基于第一、第二、第三计数值计算模块的处理时间;和与预定周期比较以判定周期处理错误有无发生。 | ||
申请公布号 | CN103092734A | 申请公布日期 | 2013.05.08 |
申请号 | CN201210066565.0 | 申请日期 | 2012.03.14 |
申请人 | 株式会社 东芝 | 发明人 | 寺山朋之 |
分类号 | G06F11/267(2006.01)I | 主分类号 | G06F11/267(2006.01)I |
代理机构 | 北京市中咨律师事务所 11247 | 代理人 | 万利军;陈海红 |
主权项 | 一种周期错误检测方法,其对模块的周期处理错误进行检测,该模块的处理的执行由处理器控制,该处理器起动按预定周期输出周期触发的周边电路以控制周期处理,该周期错误检测方法的特征在于,包括:将以所述周期触发作为第一捕获触发、从处于捕获计时器中的通过自由运行而进行向上计数工作的计数器所取得的第一计数值,保存于所述捕获计时器中的寄存器的步骤;将在所述模块的处理开始时通过对所述捕获计时器施加第二捕获触发而从所述计数器所取得的第二计数值,保存于捕获计时器中的寄存器的步骤;将在所述模块的处理结束时通过对所述捕获计时器施加第三捕获触发而从所述计数器所取得的第三计数值,保存于所述寄存器的步骤;所述处理器,当接受来自于所述模块的完成通知时,从所述寄存器读出所述第一、第二、第三计数值的步骤;基于所述第一、第二、第三计数值计算出所述模块的处理时间的步骤;和与所述预定周期进行比较以判定周期处理错误有无发生的步骤。 | ||
地址 | 日本东京都 |