| 发明名称 | 降低层间介质层介电常数的方法 | ||
| 摘要 | 本发明提供了一种降低层间介质层介电常数的方法，应用于半导体器件的后段工艺中，该方法包括：预先对层间介质层进行刻蚀，并在其内填充金属互连线形成当层金属互连层；在所形成的当层金属互连层的层间介质层表面打孔。采用本发明能够有效降低集成电路的RC延迟。 | ||
| 申请公布号 | CN103094191A | 申请公布日期 | 2013.05.08 |
| 申请号 | CN201110340496.3 | 申请日期 | 2011.11.01 |
| 申请人 | 中芯国际集成电路制造（上海）有限公司 | 发明人 | 张海洋;王新鹏;洪中山 |
| 分类号 | H01L21/768(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 北京德琦知识产权代理有限公司 11018 | 代理人 | 牛峥;王丽琴 |
| 主权项 | 一种降低层间介质层介电常数的方法，应用于半导体器件的后段工艺中，其特征在于，该方法包括：预先对层间介质层进行刻蚀，并在其内填充金属互连线形成当层金属互连层；在所形成的当层金属互连层的层间介质层表面打孔。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||