一种视频解码中的整数反变换装置

摘要

本发明实施例提供一种视频解码中的整数反变换装置，实现在兼容不同视频格式的ICT反变换时，减少硬件单元的数量。一种视频解码中的整数反变换装置，包括：存储单元，整数反变换单元和控制器。本发明实施例提供的整数反变换装置能够兼容不同视频格式的整数反变换，并且对每种视频格式的数据进行整数反变换时，根据相同的公式实现行与列的反变换，从而利用同样的运算电路实现分别进行行反变化和列反变换时，因此减少了整数反变换装置所需的运算单元数量，并且不同视频格式的整数反变化共享控制器、存储单元以及运算单元，进一步减少了硬件单元的数量。

主权项

一种视频解码中的整数反变换装置，其特征在于，包括：存储单元，用于接收进行整数反变换运算的各行数据并输出；整数反变换单元，用于在视频格式选择控制信号和行/列选择信号的控制下，根据不同视频格式的行反变换公式Y’=YC对所述存储单元输出的相应视频格式的行数据依次进行行变换运算后获得中间结果；将中间结果输出给所述存储单元保存；并根据列反变换公式X=C’Y’对所述存储单元输出的中间结果依次进行列反变换运算后获得整数反变换运算结果，其中Y为由需要进行整数反变换的各行数据组成的矩阵，C为相应视频格式的转换系数矩阵，Y’中间结果的数据组成的矩阵，C’为C的转置矩阵，X为整数反变换后的各行数据组成的矩阵；控制器，用于控制所述存储单元接收和输出各行数据，并向所述整数反变换单元输出视频格式选择控制信号，以及行/列选择信号；所述存储单元包括：串行数据输入端和d0、d1、d2和d3四个数据输出端，用于通过串行数据输入端串行接收对H.264视频格式的编码数据进行整数反变换运算时的行数据，并通过所述d0至d3并行输出；或者接收通过串行数据输入端串行接收对rmvb视频格式编码数据进行整数反变换运算时所需的行数据，并通过所述d0至d3并行输出；所述控制器包括：四输入变换行/列选择信号输出端，用于输出0~3行/列选择信号，以及输出视频格式选择控制信号的模式选择输出端；所述整数反变换单元包括：第一H.264数据输入端，连接所述存储器的d0数据输出端；第二H.264数据选择电路，其第一数据输入端至第四数据输入端依次直接连接、通过>>1移位运算电路连接、通过‑>>1移位取反运算电路连接、通过取反运算电路连接所述存储器的d1数据输出端，选择端连接所述四输入变换行/列选择信号输出端；第三H.264数据选择电路，其第一至第四数据输入端依次直接连接、通过取反运算电路连接、通过取反运算电路连接、直接连接所述存储器的d2数据输出端，选择端连接所述四输入变换行/列选择信号输出端；第四H.264数据选择电路，其第一至第四个数据输入端依次通过>>2移位运算电路连接、通过取反运算电路连接、直接连接、通过‑>>2移位取反运算电路连接所述存储器的d3数据输出端，选择端连接所述四输入变换行/列选择信号输出端；第一rmvb数据输入端，连接所述存储器的d0数据输出端；第二rmvb数据输入端，通过<<2移位运算电路连接所述存储器的d0数据输出端；第三rmvb数据输入端，通过<<3移位运算电路连接所述存储器的d0数据输出端；第四rmvb数据选择电路，其第一数据输入端至第四数据输入端依次通过<<4移位运算电路、<<3移位运算电路、‑<<3移位取反运算电路、‑<<4移位取反运算电路连接所述存储器的d1数据输出端，选择端连接所述四输入变换行/列选择信号输出端；第五rmvb数据选择电路，其第一数据输入端和第三数据输入端分别直接连接所述存储器的d1数据输出端，第二数据输入端和第四数据输入端分别通过取反运算电路连接所述存储器的d1数据输出端，选择端连接所述四输入变换行/列选择信号输出端；第六rmvb数据选择电路，其第一数据输入端至第四数据输入端依次通过<<3移位运算电路、‑<<3移位取反运算电路、‑<<3移位取反运算电路、<<3移位运算电路连接所述存储器的d2数据输出端，选择端连接所述四输入变换行/列选择信号输出端；第七rmvb数据选择电路，其第一数据输入端至第四数据输入端依次通过<<2移位运算电路、‑<<2移位取反运算电路、‑<<2移位取反运算电路、<<2移 位运算电路连接所述存储器的d2数据输出端，选择端连接所述四输入变换行/列选择信号输出端；第八rmvb数据选择电路，其第一数据输入端至第四数据输入端依次通过<<1移位运算电路、‑<<1移位取反运算电路、‑<<1移位取反运算电路、<<1移位运算电路连接所述存储器的d2数据输出端，选择端连接所述四输入变换行/列选择信号输出端；第九rmvb数据选择电路，其第一数据输入端和第四数据输入端分别直接连接所述存储器的d2数据输出端，第二数据输入端和第三数据输入端分别通过取反运算电路连接所述存储器的d2数据输出端，选择端连接所述四输入变换行/列选择信号输出端；第十rmvb数据选择电路，其第一数据输入端至第四数据输入端依次通过<<3移位运算电路、‑<<4移位取反运算电路连接、<<4移位运算电路、‑<<3移位取反运算电路连接所述存储器的d3数据输出端，选择端连接所述四输入变换行/列选择信号输出端；第十一rmvb数据选择电路，其第一数据输入端和第二数据输入端分别通过取反运算电路连接所述存储器的d3数据输出端，第三数据输入端和第四数据输入端分别直接连接所述存储器的d3数据输出端，选择端连接所述四输入变换行/列选择信号输出端；第一视频格式选择电路，其第一数据输入端接零，第三数据输入端连接第一rmvb数据输入端，选择端连接所述模式选择输出端；第二视频格式选择电路，其第一数据输入端接零，第三数据输入端连接所述第二rmvb数据输入端，选择端连接所述模式选择输出端；第三视频格式选择电路，其第一数据输入端连接第一H.264数据数据输入端，第三数据输入端连接所述第三rmvb数据输入端，选择端连接所述模式选择输出端；第四视频格式选择电路，其第一数据输入端连接第二H.264数据选择电路 的输出端，第三数据输入端连接所述第四rmvb数据选择电路的输出端，选择端连接所述模式选择输出端；第五视频格式选择电路，其第一数据输入端连接第三H.264数据选择电路的输出端，第三数据输入端连接所述第五rmvb数据选择电路的输出端，选择端连接所述模式选择输出端；第六视频格式选择电路，其第一数据输入端连接第四H.264数据选择电路的输出端，第三数据输入端连接所述第六rmvb数据选择电路的输出端，选择端连接所述模式选择输出端；第七视频格式选择电路，其第一数据输入端接零，第三数据输入端连接所述第七rmvb数据选择电路的输出端，选择端连接所述模式选择输出端；第八视频格式选择电路，其第一数据输入端接零，第三数据输入端连接所述第八rmvb数据选择电路的输出端，选择端连接所述模式选择输出端；第九视频格式选择电路，其第一数据输入端接零，第三数据输入端连接所述第九rmvb数据选择电路的输出端，选择端连接所述模式选择输出端；第十视频格式选择电路，其第一数据输入端接零，第三数据输入端连接所述第十rmvb数据选择电路的输出端，选择端连接所述模式选择输出端；第十一视频格式选择电路，其第一数据输入端接零，第三数据输入端连接所述第十一rmvb数据选择电路的输出端，选择端连接所述模式选择输出端；其中，第一视频格式选择电路至第十一视频格式选择电路，分别用于根据选择端的视频格式选择控制信号，在H.264视频格式被选择时，输出第一数据输入端接收的数据，在rmvb视频格式被选择时，输出第三数据输入端接收的数据；多个级联的加法器，用于对各个视频格式选择电路的输出数据进行加法运算后输出运行结果。