发明名称 |
记忆体结构及其制造方法 |
摘要 |
本发明是有关于一种记忆体结构及其制造方法。该记忆体结构,包括记忆胞,且记忆胞包括第一介电层、栅极、半导体层、第一掺杂区、第二掺杂区及电荷储存层。第一介电层设置于基底上。栅极包括基部及突出部。基部设置于第一介电层上。突出部设置于基部上,且暴露出部分基部。半导体层共形地设置于栅极上,且包括顶部、底部及侧部。顶部设置于突出部上方。底部设置于由突出部所暴露的基部上方。侧部位于突出部的侧壁,且连接顶部与底部。第一掺杂区及第二掺杂区分别设置于顶部中与底部中,而侧部作为通道区。电荷储存层设置于栅极与半导体层之间。藉此本发明可以抑制电性击穿漏电流的产生,及防止由二次热电子所造成的程序化干扰。 |
申请公布号 |
CN103077948A |
申请公布日期 |
2013.05.01 |
申请号 |
CN201110342695.8 |
申请日期 |
2011.10.25 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
黄竣祥 |
分类号 |
H01L27/115(2006.01)I;H01L29/06(2006.01)I;H01L21/8247(2006.01)I |
主分类号 |
H01L27/115(2006.01)I |
代理机构 |
北京中原华和知识产权代理有限责任公司 11019 |
代理人 |
寿宁;张华辉 |
主权项 |
一种记忆体结构,其特征在于其包括一记忆胞,且该记忆胞包括:一第一介电层,设置于一基底上;一栅极,包括:一基部,设置于该第一介电层上;及一突出部,设置于该基部上,且暴露出部分基部;一半导体层,共形地设置于该栅极上,且包括:一顶部,设置于该突出部上方;一底部,设置于由该突出部所暴露的该基部上方;及一侧部,位于该突出部的侧壁,且连接该顶部与该底部;一第一掺杂区及一第二掺杂区,分别设置于该顶部中与该底部中,而该侧部作为一通道区;以及一电荷储存层,设置于该栅极与该半导体层之间。 |
地址 |
中国台湾新竹科学工业园区力行路16号 |