发明名称 |
用于同时切换噪声优化的方法和装置 |
摘要 |
呈现了用于减少用计算机辅助设计(CAD)工具设计的集成电路(IC)中的同时切换噪声(SSN)的方法和装置。在一种方法中,CAD工具接收用于IC的参数的值赋值。录入值赋值为值赋值范围或者为可能值赋值的列表。另外,该方法包括如下操作,该操作用于确定用于输入/输出(I/O)块中的每个I/O管脚的最小和最大路径延迟,从而使得满足接收的值赋值。在时间上展开I/O管脚的实际切换时间以减少I/O管脚中的SSN。展开切换时间以使得切换时间落在用于对应I/O管脚的最小与最大路径延迟之间。此外,包括如下其他方法操作,该其他方法操作用于对通向I/O管脚的路径布线以满足实际切换时间并且用于创建用于IC的满足实际切换时间的设计。 |
申请公布号 |
CN103080938A |
申请公布日期 |
2013.05.01 |
申请号 |
CN201180033590.2 |
申请日期 |
2011.07.08 |
申请人 |
阿尔特拉公司 |
发明人 |
M·H·基珀;J·D·芬德;N·阿齐齐;D·S·戈德曼 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
酆迅;辛鸣 |
主权项 |
一种用于减少集成电路(IC)中的同时切换噪声(SSN)的方法,所述方法包括:接收用于所述IC的参数的值赋值,其中接收所述值赋值为值赋值范围或者值赋值列表之一;确定用于输入/输出(I/O)块中的I/O管脚的满足所述值赋值的第一路径延迟和第二路径延迟;展开所述I/O管脚的切换时间,其中每个切换时间在用于对应I/O管脚的所述第一路径延迟与所述第二路径延迟之间;对用于所述I/O管脚中的每个I/O管脚的路径布线以满足所述切换时间;以及创建用于所述IC的满足所述切换时间的设计,其中通过处理器执行至少一个方法操作。 |
地址 |
美国加利福尼亚 |