| 发明名称 | 包括具有用于产生拉伸及压缩应变的嵌入SI/GE材料的NMOS及PMOS晶体管的半导体器件 | ||
| 摘要 | 通过于一个主动区(active region)(105A，205A，305A，405A)中形成实质连续的和均匀的半导体合金(107，207，307，407)，同时于第二个主动区(105B，205B，305B，405B)中图案化该半导体合金(107，207，307，407)以便于其中心部分(central portion)提供基底半导体材料(113B，213B，313B，401)，可以引发不同类型的应变，同时，于提供该基底半导体材料(113A，213A，313A，413A)之对应的覆盖层后，可使用广为接受的工艺技术来形成栅极介电质(122，322，422)。于一些例示实施例中，提供实质自行对准(self-aligned)工艺，在该工艺中可根据已用来界定其中一个主动区(205B，305B)的基底半导体材料的中心部分(213B，313B)的层(208，308)而形成栅极电极(gate electrode)(121，221，321，421)。因此，通过使用单一半导体合金(107，207，307，407)，可以个别地增强不同导电率类型的晶体管(120A，120B)的效能。 | ||
| 申请公布号 | CN101632167B | 申请公布日期 | 2013.05.01 |
| 申请号 | CN200780041137.X | 申请日期 | 2007.10.26 |
| 申请人 | 先进微装置公司 | 发明人 | S·贝耶尔;M·霍斯特曼;P·普雷斯;W·布赫霍尔茨 |
| 分类号 | H01L21/8238(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
| 代理机构 | 北京戈程知识产权代理有限公司 11314 | 代理人 | 程伟;王锦阳 |
| 主权项 | 一种形成应变半导体器件的方法，包括：通过将第一和第二主动区(105A，105B)暴露在选择性蚀刻环境(106)，用于选择性去除该第一和第二主动区(105A，105B)的材料而形成定义该第一和第二主动区(105A，105B)的隔离结构(103)，从而在半导体器件(100，200，300)的该第一主动区(105A)中形成第一开口(106A)以及在半导体器件(100，200，300)的该第二主动区(105B)中形成第二开口(106B)；在该第一和第二开口(106A，106B)中形成第一和第二半导体合金(107，207，307)；在该第二主动区(105B)中选择性地去除该第二半导体合金(107，207，307)的一部分以定义形成于该第二半导体合金(107，207，307)的第一部分和第二部分之间的中心区(107，207，307)；在该第一主动区(105A)的至少一部分上形成硅基半导体材料(113A，213A，313A)的层；以及用该硅基半导体材料(113B，213B，313B)填充该中心区(107，207，307)，其中根据于该第一主动区和该第二主动区中相同的原子物种而形成该第一半导体合金和该第二半导体合金(107，207，307)。 | ||
| 地址 | 美国加利福尼亚州 | ||