发明名称 |
复合半导体器件的侧壁形成方法 |
摘要 |
本发明提供了一种复合半导体器件的侧壁形成方法,包括:提供未形成侧壁的复合半导体器件,所述复合半导体器件至少包括第一元件区以及第二元件区,且各元件区中晶体管的栅介质层厚度各不相同;在所述复合半导体器件各元件区的表面覆盖沉积绝缘介质层;在垂直方向上对所述绝缘介质层进行第一等离子刻蚀,使得第一元件区中形成第一侧壁;在第一元件区的表面形成掩膜层;在垂直方向上对位于第二元件区表面的所述绝缘介质层进行第二等离子刻蚀,使得第二元件区中形成第二侧壁。 |
申请公布号 |
CN102263062B |
申请公布日期 |
2013.05.01 |
申请号 |
CN201010187417.5 |
申请日期 |
2010.05.28 |
申请人 |
无锡华润上华半导体有限公司;无锡华润上华科技有限公司 |
发明人 |
匡金;祝孔维;张明敏;赵志勇 |
分类号 |
H01L21/8238(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种复合半导体器件的侧壁形成方法,其特征在于,包括:提供未形成侧壁的复合半导体器件,所述复合半导体器件至少包括第一元件区以及第二元件区,且各元件区中晶体管的栅介质层厚度各不相同,其中,所述第一元件区中晶体管的栅介质层厚度小于第二元件区中晶体管的栅介质层;在所述复合半导体器件各元件区的表面覆盖沉积绝缘介质层;在垂直方向上对所述绝缘介质层进行第一等离子刻蚀,直至露出第一元件区中晶体管的源漏区表面为止,使得第一元件区中形成第一侧壁;在第一元件区的表面形成掩膜层;在垂直方向上对位于第二元件区表面的所述绝缘介质层进行第二等离子刻蚀,使得第二元件区中形成第二侧壁。 |
地址 |
214028 江苏省无锡市国家高新技术产业开发区汉江路5号 |